В статье представлена эффективная
реализация медианного фильтра на микросхеме FPGA. Ее особенностью является использование информации, полученной при обработке пиксела на предыдущей итерации. Это позволяет сократить аппаратные затраты, а также увеличить скорость обработки.
Предлагаемая архитектура протестирована на
микросхемах класса Spartan 6 компании Xilinx и может работать на частотах до 100 МГц.
