Целью изобретения является повышение быстродействия преобразования. Указанная цель достигается тем, что в преобразователь введены триада и n-ый дешифратор, первый, второй, третий, четвертый и пятый входы которого подключены соответственно к тактовой шине, выходу младшего разряда (n-1) -й тетрады, выходам двух младших разрядов n-й тетрады и к выходу старшего разряда триады; второй, третий, четвертый, пятый, шестой выходы i-ro (i= 2,..., n-1) дешифратора подключены соответ-ственно к выходу младшего разряда (i-2)-й тетрады, к выходам двух младших разрядов (i-1)-й тетрады, к двум старшим разрядам i-й тетрады, а выходы i-го дешифратора подключены к разрядным входам всех, кроме старшей, тетрад; выходы двух младших разрядов триады являются информационными выходами преобразователя.
