В рамках данной работы было разработано VHDL-описание процессора целочисленного дискретного
косинусного преобразования (ДКП) на распределенной арифметике на сумматорах. Процессор предназначен
для расчѐта ДКП входных из 8 слов, представленных восьмою битами в беззнаковой арифметике.