Обучение студентов архитектуре вычислительных систем с использованием языка Verilog

Алексеевский, П. И.

Обучение студентов архитектуре вычислительных систем с использованием языка Verilog

Дата публикации: 2016

Дата публикации в реестре: 2020-03-03T20:41:17Z

Аннотация:

В статье описывается необходимость рассмотрения внутреннего устройства и принципов работы функциональных блоков процессорного ядра и основных периферийных устройств в процессе обучения архитектуре вычислительных систем с учетом требований образовательных стандартов и используемых в промышленности технологий. Рассмотрены возможность и перспективы использования языка описания оборудования Verilog в процессе обучения студентов архитектуре вычислительных систем.

Ключевые слова:
ОБРАЗОВАНИЕ. ПЕДАГОГИКА, ВЫСШЕЕ ПРОФЕССИОНАЛЬНОЕ ОБРАЗОВАНИЕ, ПРИМЕНЕНИЕ ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ В ПЕДАГОГИКЕ, АРХИТЕКТУРА ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ, ВЫЧИСЛИТЕЛЬНЫЕ УСТРОЙСТВА, ПРОЕКТИРОВАНИЕ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ, ЯЗЫКИ ОПИСАНИЯ ОБОРУДОВАНИЯ

Тип: Article