Предлагается проводить оценку энергопотребления логических схем, реализующих цифровые устройства, используя результаты быстрого моделирования как структурных описаний логических схем, так и исходных алгоритмических описаний устройств, по которым строятся логические схемы. Оценка энергопотребления сводится к нахождению «энергоемких» тестов, вызывающих повышенное энергопотребление. Предлагается два способа алгоритмических описаний цифровых устройства рассматриваемого класса, по которым синтезируются логические схемы, различающиеся по параметрам энергопотребления, площади и быстродействия. Эксперименты показывают, что добиться существенного снижения энергопотребления можно, правильно описывая функционирование устройств на алгоритмическом уровне.