Рассматривается задача, возникающая при верификации топологии КМОП заказных СБИС. Верификация
топологии включает в себя экстракцию (восстановление) электрической схемы из описания топологии и
ее сравнение с описанием, исходным для логического синтеза. Предлагается метод верификации экстагированных КМОП схем, устойчивых к мягким отказам.