В статье рассматривается возможность реализации D-триггера в среде моделирования Intel Quartus Prime. Предлагается описание работы и VHDL- модель проектируемого устройства. The article discusses the possibility of implementing a D-trigger in the Intel Quartus Prime simulation environment. A description of the operation and a VHDL model of the designed device are proposed.
