Методика обнаружения неисправностей интерфейсных линий встроенных ОЗУ

Степанов, А. В.; Иванюк, А. А.

Методика обнаружения неисправностей интерфейсных линий встроенных ОЗУ

Дата публикации: 2011

Дата публикации в реестре: 2020-03-03T07:04:14Z

Аннотация:

В данной работе предложена методика обнаружения функциональных неисправностей интерфейсных линий встроенных ОЗУ, которая позволит выполнять тестирование цифрового устройства на наличие физических дефектов проводящих линий в процессе его эксплуатации по назначению.

Ключевые слова:
материалы конференций, оперативные запоминающие устройства, неисправности интерфейсных линий, VHDL, тестирование цифровых устройств, встроенные ОЗУ, ОЗУ

Тип: Article

Методика обнаружения неисправностей интерфейсных линий встроенных ОЗУ

Связанные документы (рекомендация CORE)

Партнеры

Индексация