Устранение иерархии транзисторных описаний логических схем

Кириенко, Н. А.

Устранение иерархии транзисторных описаний логических схем

Дата публикации: 2019

Дата публикации в реестре: 2021-08-05T17:48:10Z

Аннотация:

Рассматривается задача преобразования иерархических структурных описаний транзисторных схем в одноуровневые описания. Представлены форматы описаний транзисторных схем, алгоритм преобразования форматов. Алгоритм положен в основу процедуры, функционирующей в экспериментальной системе логического проектирования.

Ключевые слова:
материалы конференций, транзисторные схемы, система логического проектирования

Тип: Статья