Параунитерный банк фильтров без потерь c линейной ФЧХ на основе DSP48 блоков в FPGA архитектуре линейной ФЧХ на основе алгебры кватернионов.
Умножитель реализован на лестничной схеме.
Показана
Рекурсивный процессор умножителя кватернионов со структурной CORDIC-лестничной параметризацией алгоритмов цифровой обработки сигналов на основе алгебры кватернионов.
Умножитель реализован на лестничной